# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 60-151898(43)Date of publication of application: 09.08.1985

(51)Int.Cl. G11C 11/40

(21)Application number: **59-006606** (71)Applicant: **NEC CORP** 


(22)Date of filing: 18.01.1984 (72)Inventor: OKUMURA KOICHIRO

WATANABE TAKESHI

## (54) NON-VOLATILE RANDOM ACCESS MEMORY CELL

## (57) Abstract:

PURPOSE: To make an occupied area per bit smaller and to facilitate operation related to storage and reproduction of information by adding non-volatile memory cell element and one IGFET to six IGFETs necessary for a normal random access memory cell. CONSTITUTION: An input and output of two invertor circuits constituted with a display-type IGFETTs 31 and 33 and enhancement IGFETTs 32 and 34 are crossconnected, thereby constituting a bistable circuit connected to a power source VDD, that is, the 1st power source. Respective drains of the IGFETTs 35 and 36 are connected to two digit lines D and D' to transfer signals forming real and compensative relation. A drain of an Nchannel non-volatile memory element M31 and a control gate are connected to a source of the IGFETT33 and that of the IGFETT31, respectively. The source is connected to that of the enhancement IGFETT37, whose gate is connected to an information reproducing signal R, and the drain is connected to a power source VCC with a constant voltage, that is, the 2nd power source.



## ⑩ 日本国特許庁(JP)

⑪特許出願公開

# <sup>12</sup> 公 開 特 許 公 報 (A)

昭60-151898。

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和60年(1985)8月9日

G 11 C 11/40

101

7230-5B

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称

不揮発性ランダムアクセスメモリセル

②特 願 昭59-6606

毅

②出 願 昭59(1984)1月18日

⑫発 明 者

爽村 孝一郎

東京都港区芝5丁目33番1号 日本電気株式会社内

⑫発 明 者

渡 讱

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原

> 眲 細

1. 発明の名称

不揮発性ランダムアクセスメモリセル

### 2. 特許請求の範囲

第1の電源に接続された双安定回路と、該双安 定回路の一対の出力点にそれぞれのソースが接続 されゲートがワード線に接続された一対のアドレ ス選択用絶縁ゲート電界効果トランジスタと、前 記アドレス選択用絶縁ゲート電界効果トランジス タのそれぞれのドレインに接続された一対のデジ ット線と、前記双安定回路の一対の出力点の一方 にドレインが接続され、他方にコントロールゲー トが接続された電気的書換え可能な不揮発性メモ り累子と、該不揮発性メモリ累子のソースにソー スが接続されゲートにデータ再生用信号線が接続 されドレインが第2の電源に接続された絶縁ゲー ト電界効果トランジスタから成ることを特徴とす る不揮発性ランダムアクセスメモリセル。

## 3. 発明の詳細な説明

(技術分野)

本発明は不揮発性ランダムアクセスメモリセル に関する。

(従来技術)

不揮発性ランダムアクセスメモリとは、通常の 動作状態においては、ランダムアクセスメモリと して動作し、電源が降下あるいは遮断された場合 に、ランダムアクセスメモリに蓄えられた情報を 不揮発性メモリ素子に格納し、再び電源が回復し た時に不揮発性メモリ素子からランダムアクセス メモリに情報を送ることにより、電源が遮断され る前の情報を再生するものである。

従来、この種のメモリセルとして、種々の構成 のものが発表されているが、いずれもメモリセル を構成するに要する業子数が多いとか、あるいは ランダムアクセスメモリから不惲発性メモリ累子 への情報の格納の過程が複雑で使いにくいなどの 欠点があった。

(発明の目的)

本発明の目的は、上記欠点を除去することにより、構成に要する累子数が少なく、また、ランダムアクセスメモリから不憚発性メモリ素子への情報の格納に複雑な過程を必要とせず、短時間に行なりことのできる不糧発性ランダムアクセスメモリセルを提供することにある。

#### (発明の構成)

本発明の不揮発性ランダムアクセスメモリセルは、第1の電源に接続された双安定回絡と、該双安定回路の一対の出力点にそれぞれのソースが接続されが一トがワード線に接続された一対のアドレス選択用絶縁ゲート電界効果トランジスタと、前記双安定回路の一対の出力点の一方にドレスジスタのドレインに接続された一対のデジットルイン、前段続され他方にコントロールゲートが接続された電気的審換え可能な不揮発性メモリ素子と、該不揮発性メモリ素子のソースが接続されアートにデータ再生用信号線が接続されドレインが第2の電源に接続された絶縁ゲート電界効果ト

- 3 -

接地し、ドレイン電極5 に高電圧を印加したときには、海いシリコン酸化膜部分9 にはドレイン領域2 からフローティングゲート 8 に向かって強い電界が生じ、正孔がフローティングゲート 8 に注入される。その結果、シリコン基板1 の表面に反転層が出来やすくなり、第2 図の曲線21 に示す如く、コントロールゲート電位  $V_{CG}$  が負においても電流が流れる状態、すなわちしきい値電圧が負の値となる。これを例えば消去と称することとする。

それに対して、消去と逆の状態、すなわち書込みは、コントロールゲート7に高電圧を印加し、ドレイン電極5を接地することにより実現できる。すなわち、上記の電位関係をとることにより、薄いシリコン酸化膜部分9において、フローティングゲート8からドレイン領域2に向かう強い電界が生じ、フローティングゲート8中に電子が注入され、その結果シリコン基板1の表面は反転しにくい状態となり、第2図の曲線22に示す如く、しきい値電圧が正の高い値となる。このようにし

ランジスタより成ることから構成される。 (実施例)

まず、本発明に関係する不揮発性メモリ素子について説明する。第1図は本発明に用いられる不揮発性メモリ素子の一例の断面図である。不揮発性メモリ素子は、P型のシリコン基板1に形成されたN型のドレイン領域2と、同じくN型のソース領域3と、シリコン酸化膜4中に設けたコントロールゲート7と電荷蓄積領域であるフローティングゲート8により構成され、シリコン酸化膜4はドレイン領域2とフローティングゲート8が重なる部分において、薄いシリコン酸化膜部分9となっている。なお、何図で5はドレイン電極、6はソース電極である。

第2図は第1図に示した不禰発性メモリ素子の特性図で、機軸はコントロールゲートの電位 Vcgを示し、縦軸は不惲発性メモリ素子のソースを接地し、ドレインに定電圧を印加した場合のドレインーソース間に流れるドレイン電流 Ips を示している。第1図において、コントロールゲート7を

- 4 -

て、書込みあるいは消去した不揮発性メモリ素子の記憶された情報を説出すときには、第2図に示すように、コントロールゲート7に書込み後のしきい値電圧より低い正の電圧Vェを印加することにより、不揮発性メモリ素子が消去された状態にあるなら導通しII の電流を得ることができ、書込まれた状態にあるなら非導通の状態となる。

以上に述べた不輝発性メモリ素子は、例えばエレクトロニクス(Electronics )誌1980年2月28日号113頁~117頁に、EEPROM(電気的消去可能プログラマブルリードオンリーメモリ)に応用した例などがあり、公知となっている。 次に、本発明の実施例について図面を参照して 説明する。

第3図は本発明の第1の実施例の回路図で、N チャンネルの絶縁ゲート電界効果トランジスタ (以下、IGFET という。)を用いて実現した 場合を示す。また第5図はその動作タイミングチャートである。

ディプレション型のIGFET T31とエンハ

ンスメント型のIGFET T32はインバータ回 路を構成し、また、ディブレション型IGFET T33とエンハンスメント型IGFET T34も インパータ回路を構成し、これら2個のインバー タ回路はそれぞれの入力と出力を交叉接続され、 第1の電源である電源 Vpp に接続された双安定回 略を構成している。また、双安定回路の2個の出 力点すなわち I G F E T T 3 1 のソースおよび IGFET T33のソースには、アドレス選択用 のエンハンスメント型IGFET T35およびT 36がそれぞれ接続され、それぞれのゲートはい ずれもワード線Wに接続される。またIGFET T35およびT36のそれぞれのドレインは真補 の関係をなす信号を転送する2個のデジット級D およびDに接続され、Nチャネル不揮発性メモリ 素子M31のドレインはIGFET T33のソー スに、コントロールゲートはIGFET T31の ソースに接続され、ソースはエンハンスメント型 IGFET T37のソースに接続され、IGFET T37のゲートは情報再生用信号Rに接続され、

- 7 -

よって行なうことができる。すなわち、ランダム アクセスメモリがすでに"1"が書込まれている 場合には、IGFET T32が非導通であるので、 ディジット線Dはハイレベルすなわち"1"のま まとなり、"0"が書込まれている場合には、 IGFET T32が導通であるのでディジット線 Dはローレベルに変化し、"0"を読出すことが できる。

以上に述べた如く、情報再生用信号Rを接地電位とすることにより、第3図の回路は通常のランダムアクセスメモリセルとして動作させることができる。

次に、不揮発性ランダムアクセスメモリセルとして動作させる場合の不揮発性メモリ素子M31への情報格納と、情報の再生について述べる。すでに双安定回路内に書込まれた情報を不揮発性メモリ累子M31に格納する場合には、電源 $V_{DD}$ の電圧を電源 $V_{CC}$ レベルから不揮発性メモリ素子M31の書込みおよび消去が可能を電圧(例えば20v)まで上昇させる。このとき情報再生用信

ドレインは第2の電源である定電圧の電源 Vcc (例えば5v)に接続されている。

まず、通常のランダムアクセスメモリとして動 作させるときには、双安定回路の電源VDDを電源 Vccと同一電圧にし、情報再生用信号Rはローレ ペルにする。ランダムアクセスメモりとしての書 込みを行なうときは、ワード線Wをハイレベルに し、例えばディジット線Dをハイレベル、ディジ ット線Dをローレベルにすることにより、双安定 回路には"1"が書込まれ、ディジット級Dをロ ーレベルディジット線Dをハイレベルとすること 電圧が不揮発性メモリ素子M31のドレインーコ ントロールゲート間に印加されても、電界が弱い ので不揮発性メモリ素子M31の書込みあるいは 消去は行なわれない。ランダムアクセスメモリと しての情報の読出しは、ディジット線 D. Dを共 にハイレベルにチャージアップした後、ワード線 Wをローレベルからハイレベルに変化させIGF ET T 3 5 およびT 3 6 を導通状態にすることに

-8-

号Rは接地電位である。これにより、双安定回路 が"1"の状態すなわち、IGFET T31のソ ースがハイレベルにあり、IGFET T33のソ ースが接地電位にあるときには、電源VDDの電圧 上昇により、不揮発性メモリ素子M31のドレイ ンは接地電位のままでコントロールゲートには高 い電圧が印加される状態が実現され、その結果、 不揮発性メモリ素子M31のしきい値電圧は正の 値となる。それに対して、双安定回略が "0 "の 状態すなわち、IGFET T31のソースが接地 電位にあり、IGFET T33のソースがハイレ ベルにあるときには、電源VDDの電圧を上昇させ ることにより、不揮発性メモリ累子M31のコン トロールゲートが接地レベルでドレインに高い電 圧が印加される状態が実現でき、そのしきい値電 圧は負の値へ変化する。以上に述べたように、電 源 VDD の電圧を上昇させることにより、 双安定回 路に記憶された情報を不揮発性メモリ素子M31 のしきい値電圧が正か負かという情報に変換する ことにより電源遮断時においても情報の保持が可 能となる。

次に、再び、電源が回復した後の情報の再生に ついて述べる。 第3図の不揮発性ランダムアクセ スメモリセルに情報を再生する場合、ワード線W をローレペルに保ち、IGFET T35およびT 36を非導通にしたまま、電源VccおよびVnnを 加え、再生用信号Rをハイレベルにする。IGF ETT31とT32で構成されるインバータの回 略しきい値を、IGFET T33とT34で構成 されるインパータの回路しきい値より高い値にあ らかじめ設定しておくことにより、不揮発性メモ リ素子M31のしきい値電圧が正の値にあるとき には、不揮発性メモリ素子M31が導通しないの で双安定回路はIGFET T31のソースがハイ レベル、IGFET T33のソースがローレベル となり、電源遮断前の情報すなわち 1 1 が双安 定回路内に再生される。逆に、不揮発性メモリ素 子M31のしきい値電圧が負となっているときに は、IGFET T31が導通し、IGFETT32 のゲートにハイレベルが印加されるため、IGF

-11-

だけで済み、操作が非常に簡単であるという効果 を有している。

第4図は本発明の第2の実施例を示す回路図で、 相補型絶縁ゲート電界効果トランジスタを用いて 実現した場合を示す。また、第5図はその動作を イミングチャートである。 Pチャンネルの IGF ETT41とNチャンネルのIGFET T42か らなるインパータと、 Pチャンネルの IGFET T43とNチャンネルのIGFET T44からな るインバータからなる2個のインバータのそれぞ れの入力端と出力端は交叉接続されて双安定回路 を構成している。IGFET T41のドレインは NチャンオルのIGFET T45のソースと接続 され、IGFET T45のドレインはディジット 線Dに接続され、ゲートはワード線Wに接続され ている。またIGFET T43のドレインはNチ ャンネルのIGFET T46のソースに接続され、 IGFET T46のドレインはディジット線Dに 接続され、ゲートはワード線Wに接続されている。 Nチャンネルの不揮発性メモリ素子M41のドレ

ETT32は導通し、「GFET T31のソースは強制的にローレベルに格とされる。その結果、電源遮断前の情報すなわち"0"が双安定回路内に再生される。第5図の動作タイミングチャートは、不揮発性メモリ素子M31への情報の格納電源の遮断、情報の再生の各時期における電源Vcc、VDD、ワード級W、情報再生用信号R、IGFETT31のソースの電位変化を示したものである。情報を再生した後は、情報再生用信号Rを接地電位としてやることにより、通常のランダムアクセスメモリとして動作することができる。

以上に述べた如く、本実施例は、通常のランダムアクセスメモリセルとして必要な6個のIGFETに1個の不揮発性メモリ素子と1個のIGFETを付加するだけで構成されるため、従来の同種のセルに対して占有面積が小さくて済むという効果がある上に、不揮発性メモリ素子への情報の格納のために電源VDDの電圧を上昇させること以外にいかなる過程も必要とせず、また情報の再生にかいても、情報再生用信号化を一時的に加える

-12-

インはIGFET T43のドレインに接続され、コントロールゲートはIGFET T41のドレインに接続され、ソースはNチャンネルのIGFET T47のゲートは情報再生用信号Rに接続され、ドレインは電源Vccに接続されている。IGFET T41とT42のインパータの回路しきい値をIGFET T43とT44のインパータの回路しきい値より高く設計しておくのは第3図の場合と同様である。

すなわち、第4図の第2の実施例は第3図の第1の実施例の回路の双安定回路を構成する2個のインパータを相補型構成にしたものであり、通常のランダムアクセスメモリとしての動作も、また、不揮発性ランダムアクセスメモリとしての情報の不揮発性メモリ素子への格納方法および情報の再生方法も、第3図の第1の実施例で述べたものとまったく同一である。

しかし、第4図の第2実施例の場合においては、 高電圧発生回路と結合することにより、情報を不 揮発性メモリ素子に格納するために必要とする高 電圧 VDD を外部端子から供給することなしに、同一集積回路内で発生することが可能となるので、更に不確発性ランダムアクセスメモリとしての使用が簡便となるという効果が付加される。

第6図は高電圧発生回路の一例を示す回路図、第7図はその動作タイミングチャートである。この高電圧発生回路は、第4図の第2の実施例の回路の電源 VDD 端子に、ランダムアクセスメモリとして動作させるときには Vcc 電圧を、情報を不揮発性メモリ素子に格納するときには高電圧を供給するためのものである。

第6図の高電圧発生回絡は、ドレインを電源 Vccに、ゲートを第4図の不揮発性ランダムアク セスメモリセルの不揮発性メモリ素子への情報の 格納のときにのみハイレベルとなる制御信号Aに 接続されたNチャンネルのIGFET T61と、 ドレインがIGFET T61のソースに接続され ゲートが制御信号Aの反転制御信号Aに接続され ソースが接地されたNチャンネルのIGFET T 62と、ゲートとドレインが接続されたNチャン

-15-

ハイレベルとなり高電圧発生部60が動作を開始 する。クロック信号φιがハイレベルになったと き、クロック信号 φ1 から容量を介して節点 Β1。 B 3 . … B 2 n - 1 の電位が上昇し、ドレインとゲ ートが接続されたIGFET によるダイオードが 順方向の電位となり節点B2, B4, …B2mへと 正電荷を転送することにより節点B2,B4,… B2mの電位が上昇する。クロック信号 ø2 がハイ レベルになったときにも同様に容量を介して節点 B 2 , B 4 … , B2 m の電位が上昇し、ダイオード が順方向となり、節点 B 1, B 3, ..., B2n-1, とVDDへと正電荷を転送すし、B1、B3、…。 B2n-1と VDD の電位が上昇する。従って、高電圧 発生部60にクロック信号申1. 申2 のパルスを 交互に加えることにより、電源VDD端子の電圧は 電源Vccの電圧から更に高い電圧へ第7図以に示 す如く、階段的に上昇する。このとき、 IGFET T63はゲートがローレベルになり、ドレインに はVccが印加されるため、ドレインからみて、-Vccのゲート電圧が印加された状態にあるため、

ネルのエンハンスメント型IGFET が直列接続 され、各接続点に容量を通してクロック信号φ1 および φ 2 が交互に接続されている高電圧発生部 60と、ドレインが電源 Vcc に接続され、ゲート に制御信号Aが供給されソースが高電圧発生部 60に接続されると共に電源V<sub>DD</sub>端子となるNチ ャンネルのディブレショグIGFET T63から 成っている。第4図の不揮発性ランダムアクセス メモリセルを通常のランダムアクセスメモリとし て動作させる場合および情報の再生を行たり場合 は、制御信号Aをローレベルに、制御信号Aをハ イレベルに保つことにより、高電圧発生部60は 動作せず、また、IGFET T63のゲートにハ イレベルが印加されているため、電源 V<sub>DD</sub> 端子に は電源Vccの電圧が供給される。それに対して、 第4図の不揮発性ランダムアクセスメモリセルの 情報の格納時には、副邱信号Aをローレベル、制 御信号Aをハイレベルに保つことにより、 IGF ETT61が導通し、IGFET T62は非導通 となり、IGFET T61とT62の接続節点は

-16-

非導通となり、電源 $V_{DD}$ 端子から電源 $V_{CC}$ へと電流が流れて電源 $V_{DD}$ 端子の電圧が低下することはない。

第6図的の如き高電圧発生回路は、電源VDD端子から電流を流す回路に結合した場合、高電圧発生部60の電荷供給能力が弱いため、電源VDDの電圧が低下し、情報を不揮発性メモリ素子へ格納するに必要な高電圧を得ることができなくなるが、第4図の不揮発性ランダムアクセスメモリを使用し、情報の格納のときに、クロックー周期の電源VDD端子の上昇電圧へVDDをIGFET T41あるいはT43のしきい値電圧の絶対値より小さい値に高電圧発生回路を設計することにより、電源VDD端子から流れる電流をなくすことが可能となり、特別の外部電源を必要としないVcc単一電源の不揮発性ランダムアクセスメモリセルが実現できる。

なお、第3図の第1の実施例においては絶縁ケート電界効果トランジスタとしてNチャネル型を用いたが、Pチャネル型についても同様である。

また、上述の実施例において、不揮発性メモリ素子としては、必ずしも、第1図に示した構造に限定されるものではなく、ドレインーコントロールゲート間の電界の方向によりフローティングゲートなどの電荷蓄積領域の荷電状憩を制御し、しきい値電圧を正負の両状態に変化させることができる型式のいわゆる電気的書換え可能な不揮発性メモリ素子であればよいことは言うまでもない。(発明の効果)

以上詳細に述べた如く、本発明の不揮発性ランダムアクセスメモリセルは、上記の構成により、 構成に要する素子数が少ないため、1 ピット当たりの占有面積が小さく、情報の格納および再生の 操作が容易であるという効果を有している。さら に相補型構成をとることにより、単一電源化も図 ることができるという効果が付加される。

#### 4. 図面の簡単な説明

第1 図は本発明に用いられる不揮発性メモリ素 子の一例の新面図、第2 図はその特性図、第3 図 - 19-

ント型P  $\mathcal{F}$   $\mathcal{F}$ 

代理人 弁理士 内 原



は本発明の第1の実施例の回路図、第4図は本発明の第2の実施例の回路図、第5図は第3図、第4図の回路の動作タイミングチャート、第6図は高電圧発生回路の一例の回路図、第7図はその動作タイミングチャートである。

1 ……シリコン基板、2 ……ドレイン領域、3 ……ソース領域、4 ……シリコン酸化膜、5 ……ドレイン電極、6 ……ソース電極、7 ……コントロールゲート、8 ……フローティングゲート、9 ……薄いシリコン酸化膜部分、6 0 ……高電圧発生回路、A、A ……制御信号、B1、B2、B2n-1、B2 m … 節点、D、D ……ディシット線、Ip m … ドレイン電流、M31、M41 …… Nチャネル不揮発性メモリ素子、B ……情報再生用信号、T31、T33、T63 ……ディブレッション型Nチャネル絶縁ゲート電界効果トランジスタ、T32、T34、T35、T36、T37、T42、T44、T45、T46、T47、T61、T62 ……エンハンスメント型Nチャネル絶縁ゲート電界効果トランジスタ、T41、T43 ……エンハンスメ

-20-

